5G基础设施

5G网络技术正在推动下一代应用程序的连接性。 Speedster7t架构中的新创新使开发人员能够快速响应快速变化的5G格局。

5G蜂窝网络技术正在以高安全性和可靠性无缝地推动下一代应用程序的连接。 5G不仅在驱动带宽方面延续了以前的蜂窝标准,而且还将其扩展到了更多的设备和使用模型。 5G标准设想连接数十亿个设备,通过从现有网络基础架构无缝过渡来支持更高的数据速率和更低的延迟。网络安全性,可扩展性和可靠性是实现三个假定的5G基础设施类别(增强型移动宽带,IoT和关键任务应用)的用例的迫切要求,主要趋势包括:

  • 增加带宽以增强移动宽带 和其他应用,特别是将瞬时可用带宽提高到当前网络吞吐量的10倍。
  • 与更多设备的连接随着物联网(IoT)的蜂窝连接的出现。预计到2020年,将有500亿个蜂窝连接设备。
  • 扩散 新的使用模式,对移动设备及其连接的蜂窝基础结构提出了新要求。一些示例是:
    • 低带宽,低功耗要求,用于连接mMTC中包含的多个电池供电的IoT端点,以实现连接和监控
    • 高可靠性,低延迟的蜂窝网络,适用于车对车和车对基础设施连接(C-V2X),以补充现有的V2X解决方案
    • 对远程手术和增强/虚拟现实等新兴应用的高可靠性,低延迟支持
    • 低延迟(<1ms)分别满足机器人和触觉互联网应用(如无人机和游戏)的人工响应时间
  • 新兴需求 边缘分析和移动边缘计算。引力已经从先前关于数据移动到集中式计算资源进行处理的假设转移到了计算资源向生成数据的地方移动的新范例。这是由新兴应用程序的延迟要求和庞大的数据量以及优化稀缺网络资源的需求所驱动的。

Speedster7t解决方案

Speedster7t设备中的新创新使开发人员能够通过新的网络部署快速创新,因为5G网络类型将需要针对不同应用的不同集成策略。与高级网络需求相似,5G网络将包括高吞吐量的数据包处理,流量管理和数据路径安全性。 Speedster7t设备通过2D片上网络(NOC)和总线路由实现高性能的数据包处理和工作负载加速,以实现高效的数据传输。此外,无线电,基带和回程中计算复杂的信号处理非常适合MLP块,该MLP块有效地实现了实数和复数的矩阵乘法。最后,Speedster7t器件的一项关键功能是采用相同的设计并将其迁移到嵌入式FPGA(或FPGA小芯片),从而在降低成本和功耗的同时实现设计的重用。

 
Speedster7t图形
 
申请条件 Speedster7t价值
用于前传,回传和传输的高性能数据包处理
  • 高达20 Tbps的NoC带宽,用于高速,宽数据传输
  • 优化的8位总线路由
  • 完全灵活的按位路由
  • 用于可编程数据包处理管道的细粒度可重编程性;并行数据包处理引擎以支持DPI等密集功能
  • 灵活的(可重新编程)工作负载加速
满足新兴算法要求的高能效信号处理,例如应用于网络优化,波束成形和数字预失真的机器学习
  • 矩阵数学和复数算法的高效计算
  • 内存层次结构非常适合矩阵-矩阵和矩阵-向量乘法
需要灵活性以适应新的接口要求 细粒度的可编程性,以适应诸如CPRI,OBSAI,以太网无线电(RoE),eCPRI,XRAN / ORAN等前传接口
降低成本的途径和更小的外形
  • 集成在ASIC SoC中的Speedcore嵌入式FPGA(eFPGA)的成本和功耗降低途径。能够在降低成本的选项中保持所需的灵活性
  • 通过与ASIC SoC集成的小芯片(标准或定制)封装,降低了外形尺寸和接口功耗
  无线电 基带 前传 接入/传输回程 云RAN
最高性能SerDes
112G多标准SR / MR / LR PHY      
超短距离(USR),超短距离(XSR)  
最先进的接口IP
以太网-通道运行速度高达100G,用于100G或400G通信     是的(100G) 是的(100G)
SyncE,IEEE1588,时间敏感网络(TSN)
PCIe Gen5 –每通道高达32 GHz和512 Gbps / td>        
DDR4 / 5-最高3200 MHz,3DS堆叠内存
专用接口(RoE,eCPRI,CPRI,OBSAI)  
太比特速度路由
片上网络        
巴士路线    
完全灵活的按位路由
高通量处理
数据路径加密    
机器学习处理器(MLP)      
产品和/或降低成本的途径
移植到ASIC SoC中的嵌入式FPGA    
FPGA小芯片集成封装