内置Speedcore eFPGA IP的芯片

Speedcore™eFPGA IP可以各种形式进行部署,包括集成到客户定义的小芯片中,该芯片可以通过硅中介层或类似的互连技术部署在系统级封装(SiP)解决方案中。设计人员可以完全自定义Speedcore eFPGA中的逻辑,DSP模块和存储器的数量,以满足其应用需求。

与独立的FPGA解决方案相比,小芯片解决方案使设计人员能够减少所需的电路板空间并实现新的集成可能性。借助定制的基于Speedcore eFPGA IP的小芯片解决方案,设计人员需要指定小芯片与其ASIC芯片之间的互连技术。

Speedcore eFPGA芯片

Speedcore eFPGA IP芯片 SiP示例

使用Speedcore eFPGA IP的小芯片与裸FPGA裸片集成相比的优势

传统上,要求开发集成ASIC和FPGA解决方案的设计人员需要从FPGA供应商那里购买裸芯片,但是这种方法存在挑战:

  • FPGA供应商通常不支持裸芯片业务,因为它需要定制处理和测试。
  • 独立的FPGA器件通常不具有系统级封装集成所需的I / O结构。
  • 独立的FPGA器件并未针对这些类型的应用进行优化,这会导致功耗过大,封装要求更高以及芯片间带宽限制。  

另一方面,通过使用基于Speedcore eFPGA IP构建的芯片,设计人员可以实现以下优势:

  • 通过仅包括针对其应用程序的特定功能和所需功能来降低功耗和成本。
  • 小芯片和ASIC之间的优化接口,以最大的带宽和最小的延迟。
  • 基于尺寸优化的eFPGA IP小芯片的更小封装。

Speedcore eFPGA IP小芯片与单片eFPGA和ASIC集成的优势

寻求最高集成度的设计人员可以选择开发包含Speedcore eFPGA IP的单片ASIC(单芯片)。但是,在某些应用中,单片集成不允许采用基于小芯片的方法可能实现的产品灵活性。 

通过使用基于eFPGA IP的芯片,设计人员可以获得与单片eFPGA ASIC解决方案相比的优势,例如:

  • 公司可以创建独特的产品解决方案(不同的SKU),而无需FPGA小芯片,在不需要FPGA灵活性的情况下,它们具有较低的成本和较低的功耗。 
  • 在ASIC的最佳处理技术对嵌入式FPGA而言并非最佳的情况下,支持不同的处理技术。例如,使用混合信号技术构建的ASIC或基于eFPGA IP不可用的技术构建的ASIC。 

Speedcore eFPGA IP小芯片入门

用于开发Speedcore eFPGA IP小芯片的设计过程与开发具有嵌入式Speedcore eFPGA IP的ASIC相同。这种经过验证的设计流程使开发利用现有工具和流程的Speedcore eFPGA IP小芯片解决方案变得容易。要开始使用基于Speedcore eFPGA的芯片,请立即联系Achronix。