革命性的新型2D片上网络

通过多个高速PCIe Gen5和400G以太网端口以及多达八个GDDR6 SDRAM接口,Speedster7t FPGA系列可以在各种I / O端口之间以及FPGA的片上存储器和计算资源中移动大量数据。 。 Speedster7t FPGA同时采用了前几代FPGA的按位布线和新型创新的片上网络(NoC),以促进高带宽加速应用所需的显着更快的数据传输速率。

管理未来的海量数据流

Speedster7t NoC旨在轻松支持最高性能的接口协议。例如,下一代数据中心内400 Gbps以太网的兴起要求FPGA以724 MHz的频率运行,并具有1024位内部总线,以处理单个400 Gbps数据流。总线宽度和时钟速率的这种组合对于任何传统的FPGA而言都不可能在可编程结构内关闭时序。 Speedster7t FPGA的片上NoC旨在轻松处理400 Gbps的数据速率。

NoC还可以在各个Speedster7t接口端口之间实现直接连接。例如,仅通过为任务配置NoC,主机处理器就可以单独使用NoC层次结构将数据从任何PCIe Gen5接口传输到任何GDDR6或DDR4 / 5存储控制器。设计人员无需设计接口之间的连接,并且由于NoC可以管理一切,因此无需使用FPGA的可编程逻辑阵列。 FPGA阵列内的可编程互连不参与此数据传输。

数据不可避免地需要到达FPGA架构内的可编程逻辑和MLP进行处理。为了支持此数据流量,NoC使用一系列高速行和列网络管道在整个FPGA架构中分配数据,从而在整个FPGA架构中水平和垂直分布数据流量。 NoC中的每一行或每一列被实现为两个256位,单向,行业标准的AXI通道,同时为每个NoC行或每一列在每个方向上以价值512 Gbps的数据流量传输速率运行。

启用400 Gbps以太网

Speedster7t NoC不仅支持基于数据包的主/从事务模型,还支持以太网数据流。为了满足400G以太网的高带宽需求,而又不消耗FPGA可编程逻辑阵列的过多部分,也不会造成时序收敛的挑战,每个Speedster7t以太网控制器都可以直接访问多个NoC列。这一创新方案自动将400G以太网数据流划分为四个独立的100G数据流,这些数据流可在可编程结构中轻松管理,从而简化了时序收敛。