文献资料

下载最新版本的Achronix应用笔记,数据表,产品简介,用户指南和白皮书。

选择下面的各个选项卡以浏览每种类型的文档。或使用过滤器仅查看与您感兴趣的产品有关的文档。

某些文档受到限制(由下载按钮中的锁定符号表示),并且需要支持门户帐户才能访问下载。要下载受限制的文档,请在出现提示时输入您的支持门户帐户凭据。没有支持门户帐户?在此处注册帐户: Achronix支持帐户注册

标题 描述 发布日期 文件档案
AI Evolution呼吁采用自适应推理平台(WP023)

深度学习'对计算能力的需求正以惊人的速度增长,最近从每年的两倍增加到每三个月增加一倍。深度神经网络(DNN)模型的能力不断增强,显示出从自然语言处理到图像处理的各个领域都得到了改善。这种增长要求采用定制架构,以从每个可用晶体管中榨取最大性能。

1.0 下载
适用于高级视频处理解决方案的FPGA(WP022)

尽管ASIC的性能通常足以满足广播级视频处理的需求,但它仅支持设计时构想的功能集,并且无法现场升级。 CPU是最灵活,最容易设计的。但是,时钟频率已经稳定下来,性能大幅提高的时代已经结束。对于这类应用,FPGA代表了性能和灵活性之间的良好平衡。

1.1 下载
FPGA支持下一代通信和网络解决方案(WP021)

从5G网络边缘延伸到数据中心内部交换机的通信和网络系统给硅片提供极大的压力,以支持其所需的计算和数据传输速率。传统上,可编程逻辑为这些系统提供了灵活性和速度的最佳结合,但是近年来,由于速度的提高而受到挑战。通过包含创新的多级片上网络,Speedster7t架构可在不影响FPGA架构的情况下轻松地在设备周围传输数据,从而确保充分利用所有设备资源。

1.1 下载
将FPGA与片上高速网络一起使用的八大优势(WP020)

自从几十年前首次引入FPGA以来,每种新架构都继续采用按位路由结构。尽管这种方法已经成功,但高速通信标准的兴起要求不断增加的片上总线宽度以支持这些新的数据速率。 Achronix的解决方案是在其新型Speedster7t FPGA系列的传统分段FPGA路由结构的基础上,创建一个革命性的2D高速片上网络(NoC)。

1.1 下载
软件定义的硬件提供了高性能数据加速的关键(WP019)

在众多行业中,数据加速是构建高效,智能系统的关键。许多加速器技术似乎填补了基于定制芯片,图形处理器或动态可重新配置硬件的空白,但其成功的关键在于它们能够集成到高吞吐量,低延迟和易于开发的环境中的能力。最重要的要求。由Achronix和BittWare联合开发的板级平台已针对这些应用进行了优化,从而为开发人员提供了快速部署路径以实现高吞吐量数据加速。 

1.0 下载
标题 描述 发布日期 文件档案
Speedcore eFPGA数据表(DS012)

Achronix Speedcore嵌入式FPGA(eFPGA)IP包括查找表,存储器和DSP模块。这些模块中的每一个都设计为模块化的,以允许客户定义其最终系统所需的任何资源组合。

2.0 下载
Speedster7t FPGA数据表(DS015)

Achronix的新型7nm Speedster7t FPGA系列专门为要求苛刻的应用(包括数据中心工作负载和网络基础架构)提供了极高的性能。与这些高性能应用程序相关的处理任务,特别是与人工智能和机器学习(AI / ML)和高速网络相关的处理任务,代表了数据中心中一些最苛刻的处理工作负载。

1.3 下载
Speedster7t 7t1500引脚表

FBGA2597封装中的Speedster7t AC7t1500的引脚表(Excel格式)。

2.0 下载
标题 描述 发布日期 文件档案
Speedcore用户界面时序签核方法(AN009)

主机ASIC与Speedcore边界之间的定时签核是确保将Speedcore实例正确集成到客户中的最关键步骤之一's SoC.

1.1 Speedcore_User_Interface_Timing_Sign-off_Methodology_AN009.pdf
迁移到Achronix FPGA技术(AN023)

过渡到Achronix FPGA技术的许多用户将熟悉其他供应商提供的现有FPGA解决方案。尽管Achronix技术和工具类似于现有的FPGA技术和工具,但还是有一些区别。要获得最佳的性能和结果质量(QoR),需要了解这些差异。

1.0 下载
SoC-Speedcore接口测试(AN022)

主机SoC与Speedcore实例之间的输入和输出路径是重要的测试组件。具有与SoC无缝连接的结构至关重要'无需特殊功能(例如在Speedcore实例中加载比特流)的测试流程。

1.0 SoC-Speedcore_Interface_Tests_AN022.pdf
最小化Speedster7t和Speedcore产品的延迟(AN019)

在许多应用中,需要使ASIC和FPGA(特别是SerDes PMA)的接口等待时间最小化,以获得竞争优势并达到或超过目标规格。

1.1 Minimizing_Latency_in_Speedster7t_and_Speedcore_Products_AN019.pdf
导师弹射器HLS到硬件演练(AN021)

该演示设计的目的是为用户提供端到端的体验,以通过Mentor的Catapult HLS采用C语言编写的设计模块生成RTL代码,然后可以通过综合(Synplify Pro)和ACE平台运行该代码并路由生成比特流。

0.0 Mentor_Catapult_HLS_to_Hardware_Walkthrough_AN021.pdf
标题 描述 发布日期 文件档案
Speedcore eFPGA产品简介(PB028)

Speedcore IP是嵌入式FPGA(eFPGA),可以集成到ASIC或SoC中。客户指定他们的逻辑,RAM和DSP资源需求,然后Achronix配置Speedcore IP以满足他们的个性化需求。

1.8 下载
使用嵌入式FPGA(PB035)最大限度地提高硬件保障

在开发定制ASIC时实施安全IP解决方案涉及克服开发,制造和供应链流程中的许多风险。随着全球威胁的增加,硬件保证对于军事和国防应用而言变得越来越重要。与传统的ASIC设计流程相比,通过使用eFPGA IP解决方案存储关键任务IP,大大简化了供应链安全性。

1.0 下载
VectorPath S7t-VG6加速卡

VectorBit™S7t-VG6加速器卡与BittWare共同开发,旨在为人工智能(AI),机器学习(ML),网络和数据中心应用开发高性能计算和加速功能时,缩短上市时间。

1.2 下载
Achronix公司背景资料(PB029)

Achronix半导体公司是一家总部位于加利福尼亚州圣克拉拉的私人无工厂半导体公司,提供高性能FPGA解决方案。 Achronix的历史是突破高性能FPGA市场的界限之一。

1.5 下载
Speedster7t FPGA产品简介(PB033)

AchronixSpeedster®7t系列是革命性的FPGA架构,经过高度优化,可以满足AI / ML和高带宽数据加速应用不断增长的需求。 Speedster7t FPGA系列专门针对这些高带宽工作负载而设计,具有革命性的新型2D片上网络(NoC)和高密度AI / ML优化机器学习处理器(MLP)阵列。 Speedster7t系列将FPGA的可编程性与ASIC路由结构和计算引擎相结合,创造了一种新的“ FPGA +”类技术。

1.2 下载
标题 描述 发布日期 文件档案
Speedster7t以太网用户指南​​(UG097)

Speedster7t设备包括高速以太网接口,该接口可以支持多种以太网数据包协议,并且每个通道的速度高达400 Gbps。这些以太网接口与最新一代的SerDes配对,分别支持100 Gbps数据速率。每个以太网接口具有八个这些SerDes,每个接口可以支持2个400 Gbps以太网IP通道。

1.1 下载
Speedster7t Power用户指南(UG087)

本文档介绍了Speedster7t 7t1500设备所需的不同电源以及每个电源的电压容限级别。还包括每个电源轨的连接指南以及板级电源网络共享方案的建议。

1.3 下载
Speedster7t IP组件库用户指南(UG086)

Achronix Speedster7t宏单元库为用户提供了可以实例化到用户设计中的构造块。这些宏提供对底层结构原语,复杂I / O块和高层设计组件的访问。每个库元素条目都描述了宏的操作以及必须初始化的任何参数。还提供了Verilog和VHDL模板,以帮助实现用户设计。

1.1 下载
ACE安装和许可指南(UG002)

本指南涵盖Windows和Linux操作软件下的ACE软件的软件安装和许可。

2.4 下载
ACE用户指南(UG070)

本指南是ACE的参考手册,用于放置,路由,配置和调试Speedcore eFPGA和Speedster FPGA。 ACE与第三方综合和仿真工具结合使用,可为Achronix FPGA提供完整的设计环境

8.2 下载